交大-UCB國際頂尖異質整合綠色電子研究中心相關 (2)
異質整合(Heterogeneous Integration)前瞻元件技術開發與設計

積體電路的量產迄今已有半個世紀,以往主流技術的走向與重點為元件尺寸的微縮,以增進元件/電路的操作速度,元件的積成密度,電路的凾能性,以及降低生產成本。 當元件微縮後,伴隨而來的常是漏電流的急遽上升。如何能在提昇元件驅動力後維持低的漏電流,有賴正確的微縮準則(scaling rule)的導引。由過去的經驗可知, 單純的結構參數(channel length、gate oxide thickness、junction depth, 等)微縮已無法應付所需,此時新製程、新材料、乃至於新的元件結構的採用是必然的策略。

在過去的10 幾年,已有包括銅導線、low-κ與high-κ 介電材料、矽鍺(作為源/汲極)等材料登上量產的舞台。這些新材料的應用,包含有後段金屬連線、被動元件、閘電極/介電層、與源/汲極等部份,但電晶體的通道層仍都是使用矽材料未有改變。雖然近年來知名的通道應變(strain)技術因可增進載子的遷移率而廣受重視與應用,但其能力仍有未逮之處。 實際上有許多半導體材料都具有遠較矽材為高的載子遷移率。使用這些材料作為元件的主動(通道)層,具有進一步提升其性能的潛力,因此被視為元件終極結構中的一個材料選項。 雖然許多難題橫亙於前,卻也是機會所在。

在本計劃中,我們將針對一些具有潛力的異質材料,研究開發其元件技術,特別是結合FinFET 結構的應用。主題包括有:

子計畫 1.
III-V 量子井場效電晶體(III-V Quantum Well FET)
子計畫 2.
III-V 以及Germanium 鰭式電晶體(III-V and Ge FinFET)
子計畫 3.
新式InGaAs FinFET 與TFET 之研製
子計畫 4.
異質整合之低溫氧化物電子元件 (Heterogeneous Integration of Low-temperature Oxide-based Electronic Devices)
子計畫 5.
矽鍺錫合金(SiGeSnalloy)場效電晶體等元件技術之發展